计算机应用

作者：肖海林, 杨昱东, 杨紫伊, 刘海龙, 王玉, 张中山, 戴晓明

单位：1.湖北大学 计算机与信息工程学院，武汉 430062；2.湖北大学 人工智能学院，武汉 430062；3.北京理工大学 信息与电子学院，北京 100081；4.北京科技大学 计算机与通信工程学院，北京 100083

关键词：Y形双并行阵列结构,现场可编程门阵列,基2²快速傅里叶变换,多路径延迟交叉结构流水线,蝶形运算

基金：国家自然科学基金项目(61872406);广西科技重大专项(桂科AA24263034);广西重点研发计划项目(桂科AB25069340);湖北省高等学校优秀中青年科技创新团队计划项目(T2021001)

针对快速傅里叶变换（FFT）算法处理大规模数据时因消耗大量资源和时间而导致运算速度慢的问题，提出一种基22快速傅里叶变换（R22FFT）算法的现场可编程门阵列（FPGA）硬件结构优化设计与实现方法。首先，采用R22FFT算法构建一种序列转换功能与流水线结构相结合的Y形双并行阵列结构，在有效降低硬件乘法器使用数量的同时，增大硬件结构的吞吐量，提高FFT算法在FPGA上的运算速度；其次，通过在R22FFT流水线的单级运算中利用旋转因子的相关特性，优化片上存储的资源消耗，使存储空间降低约50.00%；最后，在完成N点R22FFT算法结构优化的基础上，进一步提高硬件结构的可扩展性，即实现2N点和4N点的扩展运算。采用Verilog HDL语言完成硬件设计，并通过Modelsim仿真，使用Vivado2018.3软件将所提方法综合并布局布线，并分析所提方法的性能。实验结果表明，与4种改进的FFT硬件实现方法的运算时间相比，所提方法的运算时间分别降低了75.10%、95.34%、38.49%和49.20%，可见所提方法显著提高了运算速度。同时，所提方法资源消耗适中，消耗占比低，且具有运行功耗低以及可扩展性强的特点。

来源：2025年第8期

《计算机应用》期刊编辑部

查看计算机应用杂志2025年第8期